DIALOG(R) File 351: Derwent Water (c) 2000 Derwent Info Ltd. All rts. reserv.

008526982 **Image available** WPI Acc No: 1991-031066/199105

XRPX Acc No: N91-024036

Light-emitting device for optical printer - has self-scanning switching element array requiring reduced bias light and being integrally mounted on single substrate

Patent Assignee: NIPPON SHEET GLASS CO LTD (NIPG)

Inventor: KOMABA N; KURODA Y; KUSUDA Y; OHNO S; TANAKA S; TONE K; YAMASHITA

Number of Countries: 005 Number of Patents: 004

Patent Family:

Patent No Kind Date Applicat No Kind Date Week 19910130 EP 90308094 EP 410695 Α Α 19900724 199105 JP 4005872 Α 19920109 JP 90106932 19900423 Α 199208 19930105 US 90557389 US 5177405 Α Α 19900724 199304 19920902 EP 90308094 EP 410695 А3 Α 19900724 199338

Priority Applications (No Type Date): JP 90106932 A 19900423; JP 89192161 A 19890725

Cited Patents: NoSR.Pub; EP 335553; US 3680049; US 3696389

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 410695 A

Designated States (Regional): DE FR GB

US 5177405 A 39 G09G-003/10

Abstract (Basic): EP 410695 A

In the equivalent circuit of the embodiment shown, it can be seen that the light-emitting device consists mainly of transfer light-emitting elements (S(-1) to S(2)) and write light-emitting elements (L(-1) to L(2)). Gates (G-1 to G1) of the light-emitting elements are connected to the gates of the write light-emitting elements. A write signal (Sin) is applied to the anode of each write light-emitting element. ADVANTAGE - A light emission image can be written in the light-emitting element array. The number of LEDs required is kept to a minimum, thus reducing wire-bonding operations and keeping the device compact. (44pp Dwg.No.12A/30)

Abstract (Equivalent): US 5177405 A

The light-emitting device comprises a number of light-emitting cells having a common substrate electrode, each having a common gate and each aligned along a row direction. The light-emitting cell includes a transfer element having a current electrode and the common gate. A coupler is in conjunction with the common gate and connected between the common gates of one cell and the next. A light-emitting element has the common gate and another current electrode.

At least two transfer clock lines are each connected to the current electrode of the transfer elements in every at least second fashion to provide a self-scanning function. A signal line is connected to the other current electrode of the light-emitting element for receiving a light emission control current for light emission. A bias line and a number of pull-up units are provided each connected between the common gate and bias line.

 $\ensuremath{\mathsf{USE/ADVANTAGE}}$ - E.g., in optical printer. Prolongs light emission time.

Dwg.12A/30

Title Terms: LIGHT; EMIT; DEVICE; OPTICAL; PRINT; SELF; SCAN; SWITCH; ELEMENT; ARRAY; REQUIRE; REDUCE; BIAS; LIGHT; INTEGRAL; MOUNT; SINGLE; SUBSTRATE

Derwent Class: P85; T04; U12

International Patent Class (Main): G09G-003/10

International Patent Class (Additional): G06K-015/12; G09G-003/32;

H01L-021/66; H01L-027/15; H01L-033/00; H05B-041/16

File Segment: EPI; EngPI

Manual Codes (EPI/S-X): T04-G04; T04-H03B; U12-A01A3

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

(1) 特許出願公開

② 公 開 特 許 公 報 (A) 平4−5872

@Int. Cl. 5

識別配号

庁内整理番号

⑤公開 平成4年(1992)1月9日

H 01 L 33/00 21/66 27/15 J 8934-4M X 7013-4M 8934-4M

審査請求 未請求 請求項の数 2 (全8頁)

会発明の名称

発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール

②特 願 平2-106932

❷出 顧 平2(1990)4月23日

@発明者 楠田

幸 久

幸

大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株

式会社内

⑫発 明 者 大 野 誠 治

大阪府大阪市中央区道修町3丁目5番11号

日本板硝子株

式会社内

@発明者 黒田 靖尚

大阪府大阪市中央区道修町3丁目5番11号 |

日本板硝子株

式会社内

@発明者 駒場 信

大阪府大阪市中央区道修町3丁目5番11号 日本板硝子株

式会社内

⑰出 願 人 日本板硝子株式会社

大阪府大阪市中央区道修町3丁目5番11号

個代 理 人 弁理士 大野 精市

明 相 書

1. 発明の名称

発光メモリ案子アレイ、及びそれを用いた 受光・発光モジュール

2. 特許請求の範囲

(1) スイッチ素子のゲート電圧と、前記スイッチ素子に印加される転送クロック信号とにより、 第1のスイッチ素子に設定されたオン状態を第2, 第3…第nのスイッチ素子に順次選択的に転送で きるようにした複数のスイッチ素子と、

発光メモリ素子が所定のゲート電圧のとき発光するような電気信号が信号ラインから前記複数の光メモリ素子に供給されるようにした、前記複数のとといっチ素子に対応した複数の発光メモリ素子のゲートで印加して、前記複数の発光メモリ素子のケートに印加して、前記複数の発光メモリ素子中の発光させるべき発光メモリ素子を前記転送クロック信号により選択できるようにした発光メモリ素子アレイ。

1

(2) 発光メモリ素子アレイと、受光素子を複数個配列した受光素子アレイとをからなり、前記発光メモリ素子アレイの各発光メモリ素子からの各光出力が前記各発光メモリ素子に対応する位置にある前記受光素子の各々に入力されるように構成した受光・発光モジュールにおいて、前記発光メモリ素子アレイが特許請求の範囲第Ⅰ項に記載の発光メモリ素子アレイである受光・発光モジュール。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はチャネルセレクタ等に使用でき、且つ 集積化可能な、発光位置を選択できる発光メモリ 素子アレイ、及びその発光メモリ素子アレイを用 いた発光・受光モジュールに関する。

(従来の技術)

交換器は多数の送信者と多数の受信者間でチャネルの選択を任意に行いたい場合、必要な装置で ある。しかし電気的な交換器は配線が複雑になる こと、高周彼になると配線がアンテナとして働き、

2

クロストークが発生するといった欠点があった。 そのため近年、光を用いた交換器が柱目を浴びている。この光交換器の一例を第6 図及び第7 図に示す。本図は送信者3×受信者3の交換器を示し、動作原理を説明するため最も簡単な構成としている。11、12、13が送信例であり、R1、R2、R3が受信例である。011~033は発光ダイオードであり、P1、P2、P3は受光トランジスタである。発光ダイオードの選択はスイッチ511~533によって行われる。第7 図において、(10) は発光ダイオードレイであり、(11) はレンズ、(12) は受光トランジスクアレイを収す。レンズによって発光ダイオードと受光位置が1対1に対応づけられている。

この光交換器に要求される機能として、受信側が好みの送信側を独立して選択できることが挙げられる。 第 6 図ではスイッチ\$11~\$33を独立して選択することによってこの機能を速成することができる。

(発明が解決しようとする課題)

しかしながらこのスイッチはSII~S33を発光ダ

3

リ素子アレイと受光素子アレイとを組合せた発光・ 受光モジュールを提供する。ここで発光メモリ素 子とは発光情報を複素子に書き込むことができ、 かつ書き込まれた発光情報を書き込み信号が終了 した後でも保持する機能を有する発光素子を意味 する。

すなわち、本発明の第1は、スイッチ素子のゲート電圧と、前記スイッチ素子に印加される転送クロック信号とにより、第1のスイッチ素子に設定されたオン状態を第2、第3…第nのスイッチ素子に順次選択的に転送できるようにした複数のスイッチ素子と、

発光メモリ素子が所定のゲート電圧のとき発光するような電気信号が信号ラインから前記発光メモリ業子に供給されるようにした、前記複数のスイッチ素子に対応した複数の発光メモリ素子とかにして、前記スイッチ素子のゲート電圧を前記スイッチ素子に対応する前記発光メモリ素子のゲートに印加して、前記複数の発光メモリ素子中の発光させるべき発光メモリ素子を前記

イオードと同一藝板上に形成することは困難である。このため、別にスイッチ裏子アレイを作成し、発光ダイオードに近接して設け、ボンディング等の技術によって接続するかまたは発光ダイオードの衛子を全て外部に取り出し電気光ダイオードで取り出し電気光ダイオードで取り出し電気光ダイオードでなってしまうと同時に組立っストがかなり高くなるという欠点がある。また後者の構成では発光素子の数が増えてくると外部に取り出す配線量が膨大になり、現実的な発光素子数かいてはチャネル数が限定されるという欠点があった。

(課題を解決するための手段)

本発明は、上配欠点を解決するためになされたものであって、スイッチング動作のゲート電圧を 順次変化できるスイッチ素子に転送クロック信号 を加え、スイッチ素子のオン状態を他のスイッチ 素子に順次選択的に転送できるスイッチ素子アレ イを用いて発光メモリ素子の発光位置を選択可能 にした発光メモリ菓子アレイ、及びその発光メモ

転送グロック信号により選択できるようにした発 光メモリ素子アレイである。

また、本発明の第2は前記発光メモリ素子アレイと受光素子を複数個配列した受光素子で複数個配列した受光素子アレイとをからなり、前記発光メモリ素子アレイの各発光メモリ素子からの各光出力が前記各発光メモリ素子に対応する位置にある前記受光素子の各々に入力されるように構成した受光・発光モジュールである。

(作用)

本発明はスイッチング動作のゲート電圧を順次 変化できる素子に転送クロック信号を加えること により、スイッチ素子のオン状態を他のスイッチ 素子に順次選択的に転送できるスイッチ素子とに 飛光と発光メモリ素子アレイとを用いることとに 発光位置を選択可能とした発光メモリ素子アレイ を小型化、外部取出し配線敷の低波、およ子ア レイと発光メモリ索子アレイとが基本的に同 レイと発光メモリ索子アレイとが基本的に同 レイと発光メモリ索子アレイとが基本的に同 となり、集積化が容易となる。 (実施例)

第1図は本発明の基本構成図である。Ch1~ChN は送信側のチャネル番号であり、 ð:(1)~ ð:(N) はスイッチ案子のオン状態を各スイッチ案子に順次選択的に転送できるスイッチ案子アレイ SR1~SRNのスタートバルスであり、 ð:(1)~ ð:(N) 、 ð:(1)~ ð:(N) は転送クロックパルスである。S,;~Snuは発光メモリ素子の番号であり、Raは発光メモリ案子の電波制限抵抗である。 ð:(1)~ ð:(N) は発光メモリ素子のリセットパルスである。

第2図は発光メモリ素子Sai. Sai. Sai. とこれに対応するスイッチ素子アレイSRI の等価回路である。第2図に示されたスイッチ案子アレイ SRI は隣接するスイッチ案子TェーTai間を各々ダイオード DaiーDai に接続したもので、転送クロックが、ためiの2本の転送クロックにてシフトレジスク動作をするスイッチ案子Taiのゲート電圧が利用される。今スタートパルスタai (第1図) によりスイッチ素子Tin(スイッチ案子はサイリスタ

である)がオン状態にされ、この時ゲート電位G., はほぼ常Vとなる。一方、ダイオードDz,を介し たスイッチ素子『ziのゲート電位Gziはダイオード の逆方向となるため、電位はPaによって電源Vax により5 V が印加されている。またダイオードDay を介したゲート64: はダイオードの順方向立ち上 がり電圧Vair (約1V) だけ高い電圧、即ち約1 Vとなる。このため発光メモリ素子Sai, Sai, Sai (これも基本的にサイリスタであるが) のゲート 電圧もスイッチ素子Tzi, Tzi. TziのゲートGzi, Gal, Gi, の気圧のそれぞれに対応する電圧 5V, 0V.2V に設定される。発光メモリリセットパルス **∮ょ(1) の電位を零∨に設定しておけば、発光メ** モリ素子 S21、 S31、S41 のターンオン電圧はモ れぞれのゲート電位より Yairだけ高い値、即ち 約6V, IV, 2Vとなる。従って、 Ch2~Ch4 のDC 電圧を1V~2Vの間設定しておけば、スイッチ素子 アレイSR1のオンされたスイッチ素子farに対応す る発光メモリ素子Sュのみが発光する。この時の 発光メモリ素子の電液制限は抵抗Raによって行わ

7

れ、Ch3 のDC電圧に重量された変調信号によって発光メモリー素子San の発光強度が変化し、これが光信号出力として外部に取り出されることに

次にチャネルを切り替えるには、まず一度発光 メモリリセットパルス ø m (1) の電位を 2 V以上 に上げるか、または電流をカットすることによっ でオン状態の発光メモリ素子をオフ状態とする。 そして、第3図に示す転送クロック信号を 4 ンンでは 2 V)を 第2図の信号ライン・チ 素でなったがある。 スイッチ 素子 1 m まで 収した の 気 スイッチ 気 子のパルスの数によって 2 W に 3 W に 3 W に 3 W に 3 W に 5 を 3 で 2 W に 5 を 4 で 5 を 3 で 5 を 3 で 5 を 4 で 5 を 4 で 5 を 4 で 5 を 4 で 5 を 4 で 5 を 4 かで 5 る。 の 光信号を 4 部に 取り出すこと かで 5 る。 の 光信号を 4 部に 取り出すこと かで 5 る。 の 光信号を 4 部に 取り出すこと かで 5 る。

以上のようなチャネルの選択、切り替えは各ス

イッチ素子アレイSRIごとに独立に行うことが可能である。従ってNヶ存在するスイッチ素子アレイSRI~SRNは全く独立に動作させることができる。

8

第4図に発光メモリ案子アレイを観み合わせた 例を見からない。ここではチャネル数5の場合を例れている。ここではチャネル数5の放送が流れない。ここではチャネル数5の放送が流れなり、受信者関からCh1~Ch5の放送のこことがである。ここではチャネルである。ここではチャネルである。ここの図では大きない。この図では大きない。この図では大きないのではなが、数1である。受信者は大きないが、数1であるよう構成される近ばべたスイッチ業子スレイSR1~SR5に近加される気に近れたように複数のチャネルを選択する。チャネルCh1~5の選択の方法は先に述べたスイッチ業子スレイSR1~SR5に近加される気に対力のではあり行なわれ、無4図に示されたように複数である。

本実施例に例示した構成は受信者数と同数のス イッチ業子アレイと送信者数と同数のチャネル数 が必要となる。従って、本実施例の発光メモリ素 子アレイに必要な信号線数は電源、CNDを含め て

送信例数+受信者数×(3+1)+2 だけ必要となる。すなわち、必要な信号線数は送 信倒の信号線が送信数であり、受信側の信号線は 受信者1人当りスイッチ素子アレイのスタートパ ルスライン、2本の転送クロック信号ライン及び 発光メモリリセットパルスラインであり、その他 電源ライン及びアース線が必要となる。一方、第 6 図乃至第7 図に示した徒来例の発光素子アレイ に必要な信号線数は発光ダイオードの端子を全て 外部に取り出さなければならないため、

送信者数×受信者数+1

となる。

今かりに送信者飲10、受信者數10の場合を 考えると

本実施例:52本

從來例:101本

となり、本実施例の信号線数が従来例の約半数に

1 1

明らかなように発光メモリ素子とスイッチ素子用のサイリスタ、ダイオード等が同一基板上に形成 出来るため、安価で信頼性の高い発光メモリ案子 アレイを形成することが可能である。

尚本発明では発光メモリ素子及びシフトレジスタの基本構成素子としてサイリスタ構造を例示したが、本発明はこの構造に限定されるものでなく、例えばpn構造の3層のpnpnpn構造でも全く同じ機能を得ることができるし、pn構造が4つ以上であったも同様の動作をすることが知られている。また、pnpnサイリスタ構造に対し、内部のP又はほ同じスイッチング特性を得られるように形成された節電誘導サイリスタ(PCTとも呼ばれる。FCT Field-controlled thyristor)(S.M.Sz。著Physics of Semiconductor Devices 2nd edition,pp238-240 記載))と呼ばれる案子を用いてもよい。

また本実施例ではC。A。基板を使用した例を示したが、発光波長を変化させたければInP基板ZnSe 基板他の基板を使用してももちろんよく、本発明 なっていることがわかる。この差はチャネル数が 増加するに従って大きくなっていく。それ故、本 発明による発光メモリ素子アレイは多量の信号切り替え等に成力を発揮するものである。

第5図に第2図に示した等価回路の一部断間図 を示す。(j) は絶縁性を有するG。A: 差板であり、 (24) は(1) 上にNOVPE法等の方法により成長された N型エピタキシャル層、(23)はP型エピタキシャ ル層、(22)はN型エピタキシャル層、(21)はP型 エピタキシャル層である。この(21)、(22)、(23)、 (24)によってPNPNのサイリスタ構造が形成さ れている。これらの層を形成後、ホトエッチング 等の方法により第5回に示される構造を形成する。 右側の構造はスイッチ素子サュュに、左側の構造は 発光メモリ素子Sっに相当する。スイッチ素子ア レイ側の結合用ダイオードはスイッチ素子!。の (21)、(22)の層を用いて形成されている。これら の素子間を接続する配線はアルミニウム及び金等 の金属により形成され、抵抗RL、Raは例えばCrと \$10との混合物を用いて形成できる。 第5図から

1 2

は使用する材料に限定されるものではない。

商本発明の応用例として発光需子アレイと受光 素子アレイとを組み合わせた場合に限定されるものでなく、例えば発光メモリ素子からの出力を光ファイバ等に入れるよう構成されたものにも利用可能である。

(発明の効果)

以上に述べてきたように、本発明は発光メモリ 素子とスイッチ素子とが同一整板上に形成された 発光メモリ素子アレイであり、複数の送信光信号 を複数の受信者側が独立に選択することを可能な らしめるものである。またこの発光素子アレイは 数多くのチャネル数が存在する場合でも比較的少 ない信号級数で駆動させることができ、かの発光 メモリ素子とスイッチ素子とが基本的に同一製造 工程で製作可能であることから安価で高値領な発 光メモリ素子を得ることができる。


4. 図面の簡単な説明

第1図乃至第5図は本発明の実施例を示すもの であって、第1図は構成図、第2図は第1図の一 部の等価国路図、第3図はスタートパルスと転送 イクロック信号との関係を示す図、第4図は発光メモリ素子アレイを用いた受光・発光モジュールの構成図、第5図は発光メモリ素子アレイの一部断而構造図、第6図は従来の発光素子アレイの等価回路図、第7図は従来の発光素子アレイによる受光・発光モジュール構成図である。


特許 出願 人 日本板砌子株式会社 関係 代理人 弁理士 大 野 精 市場管轄制 管辖制

1 5


SR1 SR1




第 2 図




第 3 図




第 5 図



第 4 図



第 6 図



第 7 図